隨著電子產(chǎn)業(yè)化的不斷進(jìn)步,人們對(duì)于產(chǎn)品的時(shí)效率真也提出了更高的要求,這導(dǎo)致高TG電路板的需求量也在不斷增加,那么我們?cè)诩夹g(shù)高TG電路板時(shí)需要由為關(guān)注哪幾個(gè)問題,其中BGA走線又能哪些基本規(guī)則,線路布線方法又有什么即便捷又實(shí)用的方法呢!本章就以這幾個(gè)問題做出詳情的講解!
在設(shè)計(jì)高TG電路板時(shí),應(yīng)先要將BGA由中心以十字劃分,VIA分別朝左上、左下、右上、右下方向打,十字可因走線需要做不對(duì)稱調(diào)整。外三圈往外拉,并保持原設(shè)定線寬,線距,內(nèi)圈往內(nèi)拉或VIA打在PIN與PIN正中間,其次BGA的四個(gè)角落請(qǐng)盡量以表面層拉出,以減少角落的VIA數(shù)。信號(hào)盡量以輻射型態(tài)向外拉出;避免在內(nèi)部電源回轉(zhuǎn)。
BGA中心的十字劃分線可用于,當(dāng)BGA內(nèi)部電源一種以上不易于VCC層切割時(shí)走線層處理(40mil-80mil),至電源供應(yīng)端?;駼GA本身的CLOCK、或其它有較大線寬、線距信號(hào)順向走線,良好的BGA走線及Placement,可使BGA自身信號(hào)的干擾降到最低。
通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP等,大多是以BGA的型式包裝,80﹪的高頻信號(hào)及特殊信號(hào)將會(huì)由這類型的package內(nèi)拉出。
那么如何處理BGA package的走線呢,對(duì)重要信號(hào)會(huì)有很大的影響,可環(huán)繞在BGA附近的小零件,可根據(jù)優(yōu)先級(jí)化分為幾個(gè)個(gè)步驟:
1.by pass, 與CHIP同一面時(shí),直接由CHIP pin接至by pass,再由by pass拉出打via接plane;與CHIP不同面時(shí),可與BGA的VCC、GND pin共享同一個(gè)via,線長(zhǎng)請(qǐng)勿超越100mil。
2.clock終端RC電路, 有線寬、線距、線長(zhǎng)或包GND等需求;走線盡量短,平順,盡量不跨越VCC分隔線。
3.damping(以串接電阻、排組型式出現(xiàn);例如memory BUS信號(hào)),有線寬、線距、線長(zhǎng)及分組走線等需求;走線盡量短,平順,一組一組走線,不可參雜其它信號(hào)。
4.EMI RC電路(以dampin、C、pull height型式出現(xiàn);例如USB信號(hào)),有線寬、線距、并行走線、包GND等需求;依客戶要求完成。
5.其它特殊電路(依不同的CHIP所加的特殊電路;例如CPU的感溫電路),有線寬、包GND或走線凈空等需求;依客戶要求完成
6.40mil以下小電源電路組(以C、L、R等型式出現(xiàn);此種電路常出現(xiàn)在AGP CHIP or含AGP功能之CHIP附近,透過R、L分隔出不同的電源組,有線寬等需求;盡量以表面層完成,將內(nèi)層空間完整保留給信號(hào)線使用,并盡量避免電源信號(hào)在BGA區(qū)上下穿層,造成不必要的干擾。
7. pull low R、C:無特殊要求;走線平順。
8. 一般小電路組(以R、C、Q、U等型式出現(xiàn);:無特殊要求;走線平順。
9. pull height R、RP:無特殊要求;走線平順。